PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000236364 A

(43) Date of publication of application: 29 . 08 . 00

(51) Int. CI

H04L 27/227

(21) Application number: 11035653

(22) Date of filing: 15 . 02 . 99

(71) Applicant:

NEC CORP

(72) Inventor:

HIKICHI YASUSHI


(54) DIGITAL DEMODULATOR

(57) Abstract:

PROBLEM TO BE SOLVED: To execute more shorted frequency pulling processing by compensating frequency detuning at the time of channel tuning.

SOLUTION: An error detecting part 105 detects a frequency error in digital in-phase and quadrature signal and stores the detected error. In response to a control signal, a stored frequency error 121 is outputted. On the basis of a reproducing signal 181, a carrier reproducing part 107 generates digital demodulation signals 123 and 125 by applying complex multiplying processing to the digital in-phase and quadrature signal. On the basis of the stored frequency error 121, data 163 provided by applying phase detecting and smoothing processing to the digital demodulation signals are corrected and a regenerative signal is newly generated.

COPYRIGHT: (C)2000,JPO



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特期2000-236364

(P2000-236364A)

(43)公開日 平成12年8月29日(2000.8.29)

(51) Int.CL.7

識別配号

FΙ

テーマコード(参考)

H04L 27/227

H04L 27/22

B 5K004

請求項の数7 OL (全9頁) 審查請求 有

(21) 出願番号

特顯平11-35653

(22)出顧日

平成11年2月15日(1999.2.15)

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 引地 靖志

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100102864

弁理士 工藤 実 (外1名)

Fターム(参考) 5K004 AA05 FH01 FH02 FJ14 FJ17


(54) 【発明の名称】 ディジタル復開装置

(57)【要約】

(修正有)

【課題】チャネル選局時における周波数離調を補償し、 より短縮化された周波数引込み処理を実行する。

【解決手段】誤差検出部105は、ディジタル同相及び 直交信号における周波数誤差を検出し、検出された周波 数誤差を格納する。また制御信号に応答して格納された 周波数誤差121を出力する。搬送波再生部107は、 再生信号181に基づいて、ディジタル同相信号とディ ジタル直交信号に複素乗算処理を施してディジタル復調 信号123,125を生成する。格納された周波数誤差 121に基づいて、ディジタル復調信号に位相検波及び 平滑化処理を施して得られたデータ163を補正し、新 たに再生信号を生成する。



【特許請求の範囲】

【請求項1】チャネル選局データに応答して、発振周波数の変更を示すチャネル切替信号と、チャネルの変更を示す制御信号とを出力する為の演算部と、

前記チャネル切替信号に基づいて、入力された変調信号 に直交復調処理を施してディジタル同相及びディジタル 直交信号を生成する為の復調部と、

前記ディジタル同相及び直交信号における周波数誤差を 検出して格納し、前記制御信号に応答して、前記格納さ れた周波数誤差を出力する為の誤差検出部と、

再生信号に基づいて前記ディジタル同相及び直交信号に 複素乗算処理を施してディジタル復調信号を生成し、前 記格納された周波数誤差に基づいて、前記ディジタル復 調信号に位相差検出及び平滑化処理を施して得られたデ ータを補正して新たな再生信号を生成する為の搬送波再 生部とから成る事を特徴とするディジタル復調装置。

【請求項2】前記補正処理は、

前記格納された周波数誤差に基づいて、前記位相差検出 及び平滑化処理を施して得られた前記データを、前記機 送波再生部が形成するディジタル位相ロックループシス テムにおける周波数引込み範囲内に補正する事を特徴と する請求項1記載のディジタル復調装置。

【請求項3】前記誤差検出部は、

前記周波数誤差を検出する為の検出手段と、

前記検出された周波数誤差を前記制御信号が発生された場合に出力する様に格納する為の遅延手段と、

前記制御信号に応答して、前記制御信号発生後に検出された前記周波数誤差の出力処理から、前記格納された周波数誤差の出力処理に切替える為の切替え手段とを具備する事を特徴とする請求項1記載のディジタル復調装置。

【請求項4】前記周波数誤差は、

前記入力された変調信号の周波数と、前記直交復調処理 の直交準同期検波における局部発振周波数とに基づいて 検出される事を特徴とする請求項3記載のディジタル復 翻装置。

【請求項5】前記搬送波再生部は、

前記再生信号に基づいて前記複素乗算処理を実行し、前記ディジタル復調信号を出力する為の複素乗算手段と、前記ディジタル復調信号における位相差を検出し、前記検出された位相差データに平滑化処理を施す為の位相差検出/平滑手段と、

前記格納された周波数誤差に基づいて、前記平滑化された位相差データを補正する為の補正手段と、

前記補正された位相差データに応答して、前記新たな再 生信号を生成する為の再生手段とを具備する事を特徴と する請求項1記載のディジタル復調装置。

【請求項6】前記検出された位相差は、

前記入力された変調信号と、前記再生信号に関連する信号との間の位相差を与える事を特徴とする請求項5記載

のディジタル復調装置。

【請求項7】前記入力された変調信号は、複数相の位相 シフトキーイング信号である事を特徴とする請求項1、 4又は6の何れかに記載のディジタル復調装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ディジタル復調装置に関し、特に、チャネル選局時における周波数離調の 補償処理を短時間で実現するディジタル復調装置に関す る。

[0002]

【従来の技術】ディジタル変調・復調技術が注目されている。受信機において、ディジタル復調装置は、送信機における基準周波数からの離調に柔軟に対応する事が要求される。

【0003】本発明に関連する公知技術として、特開平6-78009号公報では、ディジタル変調波の搬送波再生回路に関する技術が開示されている。この搬送波再生回路は、スペクトル整形手段としての低域通過型フィルタの入力部において、周波数離調を実質的に除去する

【0004】又、特開平8-335959号公報では、ディジタル変調信号の周波数離調を補償するディジタル復調装置に関する技術が開示されている。更に、このディジタル復調装置は、搬送波再生処理の確立後に生じる中間周波数の周波数ずれに伴うI及びQベースバンド信号の周波数ずれを補償する。

【0005】図6に、従来のディジタル復調装置が示される。以下に、本ディジタル復調装置の動作概略が記される。

【0006】入力信号であるn相位相シフトキーイング (PSK)信号201は、PLL(Phase Locked Loo p)回路207の局部発振周波数に基づいて、直交準同 期検波される。局部発振周波数は、演算部(CPU)2 03からの選局データに基づいて発生された信号205 に従い決定される。

【0007】直交準同期検波されたn相位相シフトキーイング (PSK) 信号は、帯域通過型フィルタ211を介して、局部発振周波器213に従い直交同期検波され、同相 (In-Phase) 信号 (I信号)と直交 (Quadrature) 信号 (Q信号)が生成される。I信号及びQ信号の各々は、アナログディジタル変換器221及び223の各々によりディジタル信号に変換される。変換されたI信号及びQ信号の各々は、ディジタル低域通過型フィルタ225及び227の各々によりスペクトル整形される。

【0008】複素乗算器229は、再生信号244に基づいて、スペクトル整形されたI信号及びQ信号に複素乗算処理を施す。この際、複素乗算されたI信号245及びQ信号247は、復調信号として出力される。

【0009】一方、位相検波器231及びループフィルタ233は、複素乗算されたI信号245及びQ信号247から位相差を検出し、検出された位相差に平滑化処理を施す。又、周波数誤差検出回路235は、複素乗算されたI信号245及びQ信号247から周波数誤差を検出する。検出された周波数誤差は、入力されたn相PSK信号201における周波数と、直交準同期検波における局部発振周波数との周波数離調として検出されたのは高部発振周波数との周波数離調として検出された周波数誤差に基づいて補正される。補正された位相差は、数値制御発振器(NCO)239の周波数制御端子に入力され加算処理される。加算された位相差は、コサイン特性及びサイン特性を有するデータ変換回路(COS,及びSIN)241及び243に入力し、新たな再生信号(図示せず)が生成される。

【0011】複素乗算器229、位相検出器231、ループフィルタ233、NCO239、COS241及びSIN243は、ディジタルPLLシステムとしての一巡の処理を実行する。ループフィルタ233として、完全積分系の回路が採用される場合、ディジタルPLLの周波数引込み範囲(周波数プルアップレンジ)は無限大となる。従って、ディジタルPLLシステムとして理想的な動作が実現される。

【0012】ディジタル衛星放送技術において、BSコンバータの局部発振器には誘電体共振器が採用される。 従って、局部発振器の周波数は、基準周波数から離調する。この離調周波数は、数MHzに達することもある。 更に、局部発振器の発振周波数は、基準周波数からの平均的な周波数離調に加え、電源投入時、環境温度の変化により離調する。これらの周波数ドリフトも無視できない。従って、復調装置の入力段において周波数離調が現れる。

【0013】入力されたn相PSK信号は、ディジタル信号に変換された後、ディジタル低域通過型フィルタ225及び227によりスペクトル整形される。この低域通過型フィルタ225及び227の周波数特性は、直流に関して対称である。従って、周波数離調に基づいてスペクトルが部分的に削り取られる。この事は、符号間干渉を防ぐ為の伝送特性が満足されない事を示す。従って、フィードバック制御が不安定状態に近くなり、ジッタ特性及びプルインレンジに劣化が生じる。

【0014】図6に示された従来システムにおいて、上記された課題は、周波数誤差検出回路235により解決される。周波数引込み過程において、位相差がディジタルPLLシステムのプルインレンジ内に補正される。

【0015】チャネル選局時における周波数離調を補償するディジタル復調装置が望まれる。又、上記ディジタル復調装置が、ディジタルPLLの位相同期が解除された際に、上記位相差補正処理を実行する為の機能を備える事が望まれる。更に、上記ディジタル復調装置が、電

源投入後における周波数離調がチャネル選局毎に大きく 変化しない点に着目して実現される事が望まれる。又、 更に、上記ディジタル復調装置が、位相同期が解除され た場合に、短時間で周波数引込み処理を実行する事が望 まれる。

[0016]

【発明が解決しようとする課題】本発明の目的は、チャネル選局時における周波数離調を補償するディジタル復調装置を提供する事に有る。又、本発明の他の目的は、ディジタルPLLの位相同期が解除された場合に、上記位相差補正処理を実行する為の機能を備えるディジタル復調装置を提供する事に有る。更に、本発明の他の目的は、電源投入後における周波数ドリフトの変化に着目して、ディジタル復調装置を提供する事に有る。又、更に、本発明の他の目的は、位相同期が解除された場合に、短時間で周波数引込み処理を実行するディジタル復調装置を提供する事にある。

[0017]

【課題を解決するための手段】上記目的を達成する為 に、本発明のディジタル復調装置は(図1参照)、演算 部(101)と、復調部(103)と、誤差検出部(1 05)及び搬送波再生部(107)とから構成される。 【0018】演算部(101)は、チャネル選局データ (109)に応答して、発振周波数の変更を示すチャネ ル切替信号(111)と、チャネルの変更を報知する制 御信号(113)とを出力する。復調部(103)は、 チャネル切替信号(111)に基づいて、入力された変 調信号(115)に直交復調処理を施してディジタル同 相信号(117)及びディジタル直交信号(119)を 生成する。ディジタル同相信号(117)及びディジタ ル直交信号(119)は、ベースバンド信号である。 【0019】誤差検出部(105)は、ディジタル同相 信号(117)及びディジタル直交信号(119)にお ける周波数誤差を検出する。誤差検出部(105)は、 検出された周波数誤差を格納する。誤差検出部(10 5)は、制御信号(113)に応答して、格納された周

【0020】搬送波再生部(107)は、再生信号(181,図2参照)に基づいて、ディジタル同相信号(117)とディジタル直交信号(119)に複素乗算処理を施してディジタル復調信号(123,125)を生成する。搬送波再生部(107)は、格納された周波数誤差(121(171))に基づいて、ディジタル復調信号に位相検波及び平滑化処理を施して得られたデータ(163,図2参照)を補正し、新たに再生信号を生成する。

波数誤差(171)を出力する。

【0021】又、上記誤差検出部(105)は(図2参照)、検出手段(165)と、遅延手段(169)及び切替え手段(172)とから構成される事が好ましい。検出手段(165)は、ディジタル同相信号(117)

とディジタル直交信号(119)を入力して周波数誤差 を検出する。

【0022】遅延手段(169)は、検出された周波数 誤差(167)が制御信号(113)が発生された場合 に出力される様に格納する。切替え手段(172)は、 制御信号(113)に応答して、制御信号(113)発 生後に検出された周波数誤差(167)の出力処理か ら、格納された周波数誤差(167)の出力処理に切替 える。この場合、検出された周波数誤差(167)は、 入力された変調信号(115)の周波数と、直交復調処 理の直交準同期検波における局部発振周波数(126に 関連)とに基づいて検出される。

【0023】更に、上記搬送波再生部(107)は(図2参照)、複素乗算手段(157)と、位相誤差検出/平滑化手段(159及び161)と、補正手段(173)及び再生手段(175,177及び179)とから構成される事が好ましい。

【0024】複素乗算手段(157)は、上記された複素乗算処理を実行し、ディジタル復調信号(123,125)出力する。位相差検出/平滑化手段(159)は、ディジタル復調信号(123,125)に基づいて位相差を検出する。位相差検出/平滑化手段(161)は、検出された位相差データ(160)に平滑化処理を施す。ここ場合、検出された位相差(検出された位相差データ(160))は、入力された変調信号(115)と、再生信号(181)に関連する信号(176)との間の位相差を与える。

【0025】補正手段(173)は、格納された周波数 誤差(121(171))に基づいて、平滑化された位 相差データ(163)を補正する。再生手段(175, 177及び179)は、補正された位相差データ(17 4)に応答して、新たに再生信号(図示せず)を生成す る。

【0026】上記構成に従うシステムが実現された場合、格納された周波数誤差に基づいて、位相差検出及び平滑化処理を施して得られたデータ(163)は、搬送波再生部(107)が形成するディジタル位相ロックループ(Phase Locked Loop)システムにおける周波数引込み範囲内に補正される。

【0027】又、電源投入後のチャネル切替え時において、チャネル選局前においてロックされた周波数誤差 (格納された周波数誤差 (171))を流用する事により、周波数引込み時間が短縮化される。上記構成において、入力変調信号 (115) は、複数相の位相シフトキーイング (PSK) 信号である事が好ましい。

【0028】尚、上記構成要件に付された符号は、本発明の理解を容易にする為のものであり、特許請求の範囲の解釈に際して参酌されるべきではない。

[0029]

【発明の実施の形態】本発明のディジタル復調装置の実

施の形態は、以下に添付図面に従い詳細に記される。図 1に、本発明のディジタル復調装置の概念図が示される。

【0030】本発明のディジタル復調装置は、演算部101と、復調部103と、誤差検出部105及び搬送波再生部107とから構成される。演算部101は、チャネル選局データ109に応答して、チャネル切替信号111と制御信号113とを出力する。チャネル切替信号111は、変更すべき発掘周波数を与える。チャネル制御信号113は、チャネルの切替を報知する。

【0031】復調部103は、第1、2及び3の手段から構成される。第1の手段は、チャネル切替信号111に基づいて、入力された変調信号115に直交復調処理を施して同相信号(I信号)141及び直交信号(Q信号)143を生成する。直交復調処理の詳細は後述される。

【0032】第2の手段は、同相信号141及び直交信号145の各々をディジタル信号に変換する。第3の手段は、変換された同相信号149、及び変換された直交信号151の各々にスペクトル整形処理を施し、スペクトル整形された同相信号(ディジタル同相信号)117及びスペクトル整形された直交信号(ディジタル直交信号)119として出力する。

【0033】誤差検出部105は、ディジタル同相信号 117及びディジタル直交信号119における周波数誤 差を検出する。誤差検出部105は、チャネル切替え時 (制御信号113発生時)に対応する為に、検出された 周波数誤差を格納する。誤差検出部105は、制御信号 113に応答して、格納された周波数誤差121を出力 する。

【0034】搬送波再生部107は、再生信号(18 1,図2参照)に基づいて、スペクトル整形された同相 信号117とスペクトル整形された直交信号119に複 素乗算処理を施して、複素乗算された同相信号123及 び複素乗算された直交信号125(ディジタル復調信 号)を出力する。

【0035】制御信号113の発生時において、搬送波 再生部107は、格納された周波数誤差121に基づい て、複素乗算された同相信号123と複素乗算された直 交信号125に位相差検出及び平滑化処理を施して得ら れたデータ(163、図2参照)を補正し、新たに再生 信号を生成する。

【0036】図2に、本発明の第1の実施の形態に係る ディジタル復調装置のブロック構成図が示される。この ディジタル復調装置の構成は、図1に示された概念図に 対応して記される。

【0037】チャネル切替え時の動作は、中央制御部 (CPU(演算部))101'により制御される。CP U101'は、チャネル選局データ109に応答して、 チャネル切替信号111と制御信号113とを出力す る。チャネル選局データ109は、外部入力される。チャネル切替信号111は、チャネル選局データ109が 示すチャネルに対応する発振周波数(第1発振周波数) を与える。

【0038】復調部103において、上記された第1の手段は、PLL (Phase Locked Loop)回路126と、ミキサ回路127と、帯域通過型フィルタ(BPF)131と、固定周波数発振器135と、ミキサ回路136と、90°移相器(π/2)137及びミキサ回路140とから構成される。

【0039】PLL回路126は、チャネル切替え信号 111に基づいて、第1の発振周波数を与える信号(図 示せず)を発生する。第1発振周波数に基づいて、直交 準同期検波処理が実行される。ミキサ回路127は、第 1発振周波数に基づいて、入力された変調信号115の 周波数を中間周波数帯域に周波数変換する。本実施の形 態において、入力された変調信号115は、n相の位相 シフトキーイング(PSK)信号である。

【0040】周波数変換された信号129は、BPF131のフィルタリング処理を経て、第2の発振周波数に従う直交同期検波処理が施される。第2の発振周波数を与える信号(図示せず)は、固定周波数発振器135により発生される。バンドパス信号131は、2つに分岐される。

【0041】分岐されたバンドパス信号の一方の周波数は、第2の発振周波数に基づいてミキサ回路136により周波数変換される。分岐されたバンドパス信号の他方の周波数は、90°移相信号139の周波数に基づいて、ミキサ回路140により周波数変換される。90°移相信号139は、第2の発振周波数を与える信号に90°移相処理が施され生成される。

【0042】同相信号141及び直交信号143は、チャネル切替信号111に基づいて、入力された変調信号115に直交復調処理が施され生成される。同相信号141及び直交信号143は、ベースバンド信号である。【0043】上記された第2の手段は、アナログ/ディジタル変換器(A/D)145及び147により構成される。A/D145は、同相信号141をディジタル信号に変換し、変換された同相信号149として出力する。A/D147は、直交信号145をディジタル信号に変換し、変換された直交信号151として出力する。【0044】上記された第3の手段は、ディジタル低域 される。LPF153は、変換された同相信号149にスペクトル整形処理を施す。LPF155は、変換された直交信号151にスペクトル整形処理を施す。

【0045】LPF153とLPF155とは、実質的に同一の周波数特性を有する。LPF153及び155は、ディジタルデータ伝送における符号間干渉防止に要求される伝送特性を有する。更に、LPF153及び1

55は、送信機のフィルタ特性と組合せを考慮して、ロールオフ特性が得られる様に設計される。

【0046】尚、図2に図示されないが、クロック再生回路は、スペクトル整形された同相信号117及びスペクトル整形された直交信号119を入力し、信号中のシンボルタイミング成分を抽出する。抽出されたシンボルタイミング成分は、A/D145及び147の変換タイミング・クロック入力部に帰還される。

【0047】誤差検出部105は、周波数誤差検出回路 165と、遅延回路169及び切替え回路172とから 構成される。周波数誤差検出回路165は、スペクトル 整形された同相及び直交信号(117及び119)を入 力し、周波数誤差を検出する。周波数誤差検出回路16 5は、チャネル選局データ109(チャネル切替え信号 111)に対応して周波数誤差を検出する。

【0048】遅延回路169は、検出された周波数誤差167をチャネル切替え時に対応する為に格納する。切替え回路172は、制御信号113が発生された場合に、制御信号113発生後に検出された周波数誤差167の出力処理から、格納された周波数誤差171の出力処理に処理を切替える。切替え回路172は、制御信号113に応答して、チャネル切替え前に検出された周波数誤差171を出力する。

【0049】チャネル切替え信号111(制御信号113)に応答して、直交同期検波処理が実行される。周波 数誤差検出回路165は、チャネルの切替えに対応する 直交同期検波処理時の周波数誤差を検出する。

【0050】切替之回路121は、制御信号113に応答して、遅延回路169に格納された周波数誤差171を出力する。尚、検出された周波数誤差167は、入力された変調信号115の周波数と、上記された直交準同期検波における第1発振周波数との差に関連する。

【0051】搬送波再生部107は、複素乗算器157と、位相検波器159と、ループフィルタ161と、補正回路173と、数値制御発振器(NCO)175と、COS特性を有するデータ変換回路(COS)177及びSIN特性を有するデータ変換回路(SIN)179とから構成される。搬送波再生部107は、ディジタルPLLシステムを形成する。

【0052】複素乗算器157は、再生信号181に基づいて複素乗算処理を実行し、複素乗算された同相信号123及び複素乗算された直交信号125を復調信号として出力する。複素乗算器157は、固定周波数発振器135及びミキサ(136,140)による周波数変換処理と同じ処理をベースバンド帯域において実行する。【0053】位相検波器159は、複素乗算された同相信号123及び複素乗算された直交信号125を入力して、位相差を検出する。ループフィルタ161は、検出された位相差データ160を入力して、平滑化処理実行

する。ループフィルタ161は、完全積分系を有する回

路が採用される。

【0054】補正回路173は、制御信号113発生時において、格納された周波数誤差121(171)に基づいて、平滑化された位相差データ163を補正する。補正回路173は、格納された周波数誤差121に基づいて、平滑化された位相差データ163の周波数がディジタルPLLシステムにおける周波数引込み範囲に収まる様に補正する。

【0055】数値制御発振器175は、その周波数制御 入力部に補正された位相差データ174を入力して、数 値制御信号176を出力する。上記検出された位相差

(検出された位相差データ160)は、入力された変調 信号115と数値制御信号176との間の位相差を与える。

【0056】数値制御発振器175は、オーバーフローを許容する累積加算回路である。数値制御発振器175は、補正された位相差データ174の値に応じてダイナミックレンジ迄の加算動作を実行する。数値制御発振器175は、アナログ回路としての電圧制御発振器(VCO)と同じ処理を実行する。

【0057】数値制御信号176は分岐される。分岐された数値制御信号176の一方は、COS特性を有するデータ変換回路177に入力される。分岐された数値制御信号176の他方は、SIN特性を有するデータ変換回路179に入力される。データ変換回路(177,179)の各々から出力される信号は、新たな再生信号として、複素乗算器157に入力される。

【0058】図3及び図4に、本実施の形態に係るディジタル復調回路の動作を与えるフローチャートが示される。図1、図3及び図4に基づき、本実施の形態に係るディジタル復調回路の動作が記される。図3及び図4において、時間の流れが考慮される。

【0059】システム立上り時において、チャネル選局データ109が外部入力される(ステップS101)。チャネル選局データ109に対応するチャネル切替え信号111に基づいて上述された直交復調処理が実行される(ステップS102)。

【0060】次に、周波数誤差の検出処理が実行され、検出された周波数誤差167は、再生信号生成の為に出力される(ステップS103)。又、検出された周波数誤差167は、"前周波数誤差"として格納される(ステップ104)。

【0061】ステップS103の処理と実質的に同時にして、複素乗算された同相信号123及び複素乗算された直交信号125が復調信号として出力される。位相検波及び平滑化処理が実行され、平滑化された位相差データ163が出力される(ステップS105)。

【0062】平滑化された位相差データ163は、検出された周波数誤差に基づいて補正される(ステップS106)、補正された位相差データ174に基づいて、再

生信号181が出力される(ステップS107)。

【0063】上記処理により、ディジタルPLLシステムとしての周波数引込み動作が実行される。従って、チャネルが固定された定常時において、復調信号(123,125)が発生される(ステップS108)。この状態は、ディジタルPLLシステムの位相がロックされた状態である。

【0064】次に、チャネルの変更要求(制御信号113)が発生された場合(ステップS109)、格納された"前周波数誤差"171は、制御信号113に応答して出力される(ステップS110)。この時点で、ディジタルPLLシステムの位相ロック状態が開放される。ステップS110と実質的に同時にして、チャネル変更に伴う直交復調処理が実行される(ステップS111)。

【0065】時間間隔下において、"前周波数誤差" 171に基づいて、チャネル変更前の平滑化された位相差データ163に対する補正処理が実行される(ステップS112)。時間間隔下は、制御信号113に応答して"前周波数誤差" 171が出力される時刻と、チャネル変更後の平滑化された位相差データが最初に出力される時刻との実質的な時間差を示す。

【0066】ステップS112の後、補正された位相差 データ174に基づいて、新たな再生信号が生成され (ステップS114)、復調信号が出力される(ステッ プS115)。

【0067】ステップS111の後、位相差検出及び平滑化処理が実行され、チャネル変更後の平滑化された位相差データが出力される(ステップS113)。

【0068】チャネル変更後の平滑化された位相差データは、"前周波数誤差"に基づいて補正される(ステップS116)。補正された位相差データ174に基づいて、新たな再生信号が生成され(ステップS117)、復調信号が出力される(ステップS118)。

【0069】ステップS111の後、周波数誤差の検出処理が実行される(ステップS119)。検出された周波数誤差167は、"現周波数誤差"として格納される(ステップS120)。"現周波数誤差"は、チャネルの変更後に検出された周波数誤差である。"現周波数誤差"は、ステップS104における"前周波数誤差"に対応する。

【0070】以降同様にして、新たなチャネルが選択された場合、格納された周波数誤差171に基づいて、周波数引込み処理が実行される。従って、周波数引込み処理の時間が短縮化される。

【0071】図5に、本発明の第2の実施の形態に係るディジタル復調装置のブロック構成図が示される。尚、前述された第1の実施の形態における構成要件及び信号と同一のものは、同一符号(番号)が付され、説明は省略される。本実施の形態において、CPU101'

は、誤差監視手段101''-1と、計時手段10 :スペクトル整形された直 119 1''-2及び適応手段101''-3とを備える。 交信号 【0072】誤差監視手段101''-1は、周波数誤 121 :格納された周波数誤差 差検出回路165において検出された周波数誤差167 123, 245 : 複素乗算された同相信号 を監視する。計時手段101′′-2は、タイマ機能を 125, 247 :複素乗算された直交信号 有する。計時手段101′′-2は、時間変化を計時す 126, 207 :PLL回路 る。適応手段10111-3は、周波数誤差が与える周 127, 209 :ミキサ回路 波数離調状態及び時間変化とに基づいて、制御信号11 129 : 周波数変換された変調信 3を発生すべき動作タイミングを学習する。 뮥 【0073】CPU101''は、検出された周波数誤 131, 211 : 帯域通過型フィルタ(B PF) 差167の電源ON時の離調、チャネル切替え時のチャ ネル離調に基づいて、チャネル切替えタイミングを与え 133 : バンドパス信号 135, 213 る制御信号113を最適に制御する。 :固定周波数発振器 [0074] 136, 217 :ミキサ回路 137, 215 :90°移相器(π/2) 【発明の効果】本発明によるディジタル復調装置は、チ 139 :90°移相信号 ャネル選局時における周波数離調を補償し、周波数引込 140, 219 : ミキサ回路 み処理の時間を短縮化する。 【図面の簡単な説明】 141 : 同相信号(I信号) 【図1】図1は、本発明のディジタル復調装置を説明す 143 : 逆相信号(Q信号) 145, 147, 221, 223 る為の概念図である。 : アナロ 【図2】図2は、本発明の第1の実施の形態に係るディ グ/ディジタル変換器(A/D) 149 :変換された同相信号 ジタル復調装置を説明する為のブロック構成図である。 【図3】図3は、本発明の第1の実施の形態に係るディ 151 :変換された直交信号 ジタル復調装置の動作の一部を説明する為のフローチャ 153, 155, 225, 227 :ディジ タル低域通過型フィルタ(LPF) ート図である。 157, 229 【図4】図4は、本発明の第1の実施の形態に係るディ :複素乗算器 ジタル復調装置の動作の一部を説明する為のフローチャ 159, 231 : 位相検波器 ート図である。 160 : 検出された位相差データ 【図5】図5は、本発明の第2の実施の形態に係るディ 161, 233 :ループフィルタ ジタル復調装置を説明する為のブロック構成図である。 163 : 平滑化された位相差デー 【図6】図6は、従来のディジタル復調装置を説明する 9 為のブロック構成図である。 165, 235 : 周波数誤差検出回路 【符号の説明】 167 :検出された周波数誤差 101 169 :遅延回路(ラッチ回路) 101', 101'', 203:CPU 171 :格納された周波数誤差 101''-1 : 切替え回路 :誤差監視手段 172 101''-2 : 計時手段 173, 237 : 補正回路 101''-3 174 : 補正された位相差データ :適応手段 103 :復調部 175, 239 : 数値制御発振器(NC 105 :誤差検出部 O) 107 :搬送波再生部 176 : 位相差加算信号 109 : チャネル選局データ 177, 241 :COS特性を有するデー 111.205 : チャネル切替え信号 夕変換回路 113 :制御信号 179, 243 :SIN特性を有するデー 115, 201 : 入力された変調信号 夕変換回路


181, 244

: 再生信号


:スペクトル整形された同


117

相信号










【図5】

. .



【図6】

